IC Design Contest Cell-Based 考古題 分享 及 比賽心得


Posted by J-Ting on 2021-06-27

前言

IC設計競賽,對於走積體電路領域的人,應該都不陌生,甚至都曾參加過。我自己一開始在練習考古題時,卡關了一陣子,直到我在Github上找到前輩分享的code,有RTL code可以參考,對於剛起步的我幫助非常大,雖然我不認識那位前輩,但很感謝他將練習的成果分享出來。所以我也把自己練習的成果分享出來,希望可以對剛踏入這領域的人有所幫助!

IC競賽的考古題,不是為了參加比賽,也滿值得練習,因為他將題目會交代得很清楚,而且測試檔以及測試資料,也都準備好了,只需要專注地在撰寫RTL code即可,對於初學verilog的人是很好的練習


練習建議

可以先從 2018大學部初賽、2016研究所初賽 開始進行練習,題目是我覺得較簡單、容易理解的

PS. 2011研究所初賽 跟 2018大學部初賽,題目是差不多的


考古題分享

都僅有RTL code及synthesis result,題目與測試檔可以在IC設計競賽的官網下載

大學組
初賽
2018 Image Display Control

研究所
初賽
2020 String Matching Engine
2019 Image Convolutional Circuit Design
2018 Huffman Coding
2017 Distance Transform
2016 Local Binary Patterns
2015 指定集合內覆蓋之元素個數計數器
2014 Serial Transmitter and Data Arrange Controller
2013 Frequency Analysis System
2012 NAND Flash Memory Controller
2011 Image Display Control
2010 Serial Interface transmitter/receiver
2009 NAND Flash MemoryController

決賽
2019 IoT Data Filtering
2018 RF Indoor Localization Engine
2017 LED Display Controller
2016 Component Labeling Engine(部分完成)


比賽心得分享

初賽

比賽當天早上8.30開放題目後,一看題目"地理圍籬系統",一點頭緒都沒有,還滿緊張的,但根據練習考古題的經驗,我知道比賽題目,都會將運算的過程講解得非常仔細,照著Coding即可,而這個題目特別的點是需要開根號,所以需要知道可以在DesignWare裡面找到開根號的IP來用,而題目中其實也有暗示。我在差不多中午12點時,就完成得差不多了,但是就唯獨一個Fail,花了一個多小時,才發現是我給的位元數不夠多,導致運算結果不對-.- ,最後我在13.30左右,將我的答案上傳完畢,比賽結果公布後,成功入取決賽

決賽

比賽當天因為下雨塞車,所以接近9點左右開始比賽,決賽的題目是車用雷達,根據發射與接收的波形去計算距離,是訊號處理的題目,我們這組下午三點左右,完成RTL code,但是合成後,光cell area就超過等級A的面積要求了,所以一直弄到下午五點,才將面積限縮到APR後,可能符合面積要求,而一直到比賽結束前半小時,才完成APR,而最後APR的面積,還是超過了題目要求一些,十分殘念,當時有意識到可以調整APR的Core Utilization來達到更小的面積(我們用0.7下去跑),但無奈剩下半小時,也來不及重新進行APR,當初設定的目標是完賽證明,但是遺憾的沒有達成,只能明年再挑戰看看。


##ic design contest ##Verilog







Related Posts

[19] 原生功能 Natives - Symbol、Native Prototypes

[19] 原生功能 Natives - Symbol、Native Prototypes

那些 React 跟 Redux 在一起的日子

那些 React 跟 Redux 在一起的日子

人人都能使用的圖片轉文字(OCR)

人人都能使用的圖片轉文字(OCR)


Comments